AlGaN/GaN 전력 반도체의 문턱전압 및 안정성 향상을 위한 gate oxide 연구

한정인¹⁾, 안서정¹⁾, 이준홍¹⁾, 김현철¹⁾, 정현호¹⁾, 장태훈²⁾, 최철종¹⁾, 심규환^{1,2)} ¹⁾전북대학교 반도체과학기술학과, ²⁾㈜시지트로닉스

Investigation of the threshold voltage and stability of AlGaN/GaN power semiconductors using thin gate oxide

Jeong In Han¹⁾, Seo Jeong An¹⁾, Jun Hong Lee¹⁾. Hyeon-Cheol Kim¹⁾, Hyun-Ho Jeong¹⁾, Taehoon Jang²⁾, Chel-Jong Choi¹⁾, and Kyu-Hwan Shim^{1,2)} ¹⁾Jeonbuk National University, Korea, ²⁾ R&D Division, Sigetronics, Inc, Korea

ABSTRACT

AlGaN/GaN 전력반도체 소자 설계 및 제작 시 원하는 문턱전압과 안정성을 확보하기 위해 다양한 gate oxide를 사용하여 문턱전압 제어 및 누설전류 감소를 확인했다. 이러한 결과는 gate oxide의 유전상수와 두께에 따라 정전용량이 변화하여 oxide에 축적할 수 있는 전하의 양이 달라지기 때문이며, 이는 채널 형성에 영향을 준다. 제작된 소자 측정 및 device simulator(silvaco)로 비교하여 확인했고, gate oxide에 따라 문턱전압이 변화함을 확인할 수 있었다. 향후 AlGaN/GaN 전력반도체 소자 설계 및 제작 시 원하는 문턱전압과 안정성을 가질 수 있는 device parameter를 제시한다.

1. 서론

Si 반도체를 기반으로 제작되고 있는 전력반도체는 Si의 물성적 한계로 인하여 전기자동차 전력변환 장치나 소형 IT 기기의 고속 충전용 기기에서 필요로 하는 고전력, 고전압, 고효율 변환 등의 다양한 특성을 만족시키지 못하고 있다. 이러한 문제를 해결하기 위해 밴드갭이 넓은 화합물 반도체 소재인 GaN가 큰 관심을 받고 있는데, GaN는 기존 Si 소재 대비 우수한 물질 특성으로 인해 차세대 전력반도체에서 요구되는 고속, 고내압, 고전류 등 고성능 소자 구동이 가능하여 현재 많은 연구기관 및 회사에서 개발을 진행하고 있다^[1]. GaN 전력반도체는 일반적으로 AlGaN/GaN 구조를 사용하는데 AlGaN/GaN의 이종 접합 구조는 높은 항복 전압, 높은 포화 전자 이동 속도와 열적 화학적 안정성을 가지며, 큰 밴드 오프셋을 나타내 AIGaN/GaN 계면에 높은 면 전하 밀도와 이동도를 갖는 2-DEG(Two-Dimensional Electron Gas)를 형성할 수 있다. 이러한 2-DEG 특성은 GaN 반도체 소재 기반의 고주파 및 고전력 반도체의 성능을 좌우하는 중요한 성능 지수이다. 이렇게 다양한 전력을 제어하는 전력반도체를 제작하기 위해서는 문턱전압(Threshold voltage)이 매우 중요한 역할을 하는데 문턱전압이 너무 낮으면 원치 않는 상태에서 트랜지스터가 ON 될 가능성이 존재하여 소자 동작 시 위험한 현상(누설전류 등)이 발생할 수 있다. 이러한 문턱전압을 제어하기 위해 소자에서는 에피 구조의 변경이나 gate 주변 소자 구조변경과 같은 여러 방법들이 제시되고 있다^{[2],[3]}. 이 중에서 gate 아래에 oxide를 증착하는 방법은 유전분극을 조절하여 AlGaN 층의 변형을 유도해 2-DEG 캐리어 농도를 변경할 수 있을 뿐만 아니라 gate의 누설전류를 줄이는데 도움을 준다는 장점을 지닌다. 본 연구에서는 gate 아래에 다양한 oxide와 두께를 변경하여 문턱전압의 변화를 조절했고, 실험 결과와 device simulator(silvaco) 결과를 비교하여 소자 설계 및 제작 시 원하는 문턱전압을 가질 수 있도록 가이드를 제시하려 한다.

2. 실험 방법

AlGaN(23nm)/GaN(2µm)/Si 구조를 가진 에피 웨이퍼를 이용해 일반적인 반도체 소자 제작 공정을 적용하여 소자 제작을 진행했다. 소자를 isolation 시키기 위한 식각 공정은 ICP-RIE(Inductively Coupled Plasma-Reactive Ion Etching), 소자 pattern 형성은 photo-aligner 장비를 사용하여 공정 step 마다 사용하였고, 3 가지 금속 전극(source, drain, gate)은 e-beam evaporator 와 RTA(Rapid Thermal Annealing)를 이용해 오믹 전극(Ti/Al/Ni/Au)과 쇼트키 전극(Ni/Au)을 제작했다. Gate 의 문턱전압 변화와 누설전류를 낮춰 소자의 안정성을 향상시키기 위해 유전상수가 다른 SiO₂(3.9)와 Al₂O₃(9.0)를 gate oxide 물질로 이용했고, 각각 5.5nm/10nm/20nm 두께로 증착했다. SiO₂ 는 PECVD 로 증착했고, Al₂O₃ 는 ALD(Atomic Layer Deposition)를 이용해 소자 제작을 진행하였다. 그중 ALD 는 다른 PVD, CVD 장비에 비해 uniformity 와 step coverage 가 좋기 때문에 낮은 수치의 나노미터 단위의 막을 형성시키기에 적절하고 원자층을 한 층씩 쌓아 올려 막을 형성하기 때문에 다른 장비보다 안정적으로 원하는 나노미터 수치의 두께 증착이 가능하여 다양한 두께의 샘플 제작이 용이하고 신뢰성 높은 소자 제작이 가능한 장점을 가지고 있다. SiO₂, Al₂O₃ 박막은 Ellipsometer 와 a-step 을 이용하여 oxide 의 두께를 측정했고, SEM(Scanning Electron Microscope)으로 소자 단면 구조를 확인했다. 3 단자 probe 를 통해 gate oxide 두께와 종류에 따른 문턱전압과 누설전류 등을 측정했고 실제 소자 구조를 device simulator(silvaco)를 통해 만들어 비교, 확인했다.



그림 1. 제작된 AlGaN/GaN 전력반도체 (a) 소자의 현미경 사 진 (top view), (b) AlGaN/GaN 전력반도체의 단면 구조 (cross view)

3. 결과

3.1 Gate oxide 종류와 두께에 따른 문턱전압

Al₂O₃와 SiO₂를 각각 동일한 두께로 증착한 다음 문턱 전압을 측정한 결과는 그림 2(a), (b), 표1과 같다. 상대적 으로 유전상수가 작은 SiO₂가 같은 두께일 때 Al₂O₃보다 음의 방향(-)의 문턱전압을 갖는다. Al₂O₃의 두께가 5.5nm에서 -3.60V, 10nm는 -8.07V, 20nm는 -12.50V의 값이 나타났으며, gate oxide의 두께가 증가할수록 문턱전 압이 음의 방향(-)으로 증가했다. 또한 SiO₂는 5.5nm에서 -3.6V, 10nm에서는 -12.16V로 Al₂O₃와 마찬가지로 oxide 두께에 따라 문턱전압이 증가하는 결과값을 얻을 수 있었다. 본 논문에서 제시하는 모든 그래프는 5번의 측정 후, 평균을 계산하여 fitting한 데이터이다.



그림 2. Gate Oxide 물질과 두께에 따른 문턱전압 측정 결과 (a) Al₂O₃의 두께 별 문턱전압 측정 결과, (b) SiO₂의 두께 별 문 턱전압 측정 결과

표 1. Gate Oxide 물질과 두께에 따른 문턱전압 측정 결과

두께 물질	5.5nm	10nm	20nm
Al ₂ O ₃	-3.6V	-8.07V	-12.5V
SiO ₂	-3.6V	-12.16V	-

3.2 게이트 누설전류

Gate oxide의 두께 별 누설전류는 5.5nm에서 약 -2.6 x 10⁻⁵A, 10nm에서 약 -1.6 x 10⁻⁵A, 20nm에서 약 -1.45 x 10⁻⁵A 로 확인되고, 따라서 oxide의 두께가 두꺼울수록 누설전류가 감소되었음을 그림 3, 표 2를 통해 알 수 있다.



그림 3. Al₂O₃ 두께에 따른 gate 누설전류

표 2. AI_2O_3 두께에 따른 gate 누설전류 측정 결과

두께 물질	5.5nm	10nm	20nm
Al ₂ O ₃	-2.6 x 10 ⁻⁵ A	-1.6 x 10 ⁻⁵ A	-1.45 x 10 ⁻⁵ A

3.3 Device Simulation

실제 실험과 동일한 구조와 조건을 사용하여 device simulation을 진행했다(silvaco 제품 사용). 그림 4(a), (b) 과 같이 oxide 두께가 증가할수록, 유전상수가 작을수록 음의 방향으로 이동하는 경향을 확인할 수 있었고, 실제 실험 결과와 device simulation 결과가 유사하게 나온 것 을 다시 한번 확인할 수 있었다. 또한 그림 5(a), (b)과 같 이 Al₂O₃, SiO₂의 유전상수 차이로 인하여 더 높은 유전상 수를 갖는 Al₂O₃가 AlGaN 층 electric field가 상대적으로 높은 것을 확인했다.



그림 4. Device simulation과 실험의 문턱 전압 측정 비교 (a) simulation과 비교한 Al₂O₃의 두께 별 문턱전압 결과, (b) simulation과 비교한 SiO₂의 두께 별 문턱전압 결과



그림 5. AlGaN/GaN 전력반도체 device simulation 결과 (a) Al₂0₃ Electric field 결과(-100<Vg<0), (b) SiO₂ Electric field

결과(-100<Vg<0)

3.4 고찰

앞선 실험의 결과들은 그림 6(a)의 식과 같이 gate oxide의 유전상수가 증가할수록, 두께가 얇을수록 정전용 량이 증가하기 때문에 높은 유전상수를 갖는 Al₂O₃가 그 림과 같이 oxide에 축적할 수 있는 전하의 양이 증가하게 되고 채널 형성에 영향을 끼쳐 문턱전압이 변화하는 것으 로 판단된다. Gate 누설전류는 gate oxide의 두께가 두꺼 울수록 전자의 터널링 확률이 줄어들게 되어 감소하게 되 고 유전상수가 클수록 정전용량이 높아지기 때문에 누설 전류가 줄어들게 되어 소자 특성이 향상된다. 하지만 그림 6(a) 식에서 두께가 두꺼울수록 정전용량이 감소하게 되 므로 적절한 두께와 유전상수를 가진 물질을 찾아야 한다.



그림 6 (a) 유전 상수에 따른 유전 분극과 축적된 전하량(C: 정전용량, ε: 유전상수, d: oxide 두께, A: 면적) (b) AlGaN/GaN 전력반도체의 채널 모식도

4. 결론

AlGaN/GaN 전력반도체의 문턱전압 제어 및 gate 누설 전류 감소를 위해 gate oxide의 물질과 두께에 따른 소자 제작을 진행했고, 그 결과를 device simulator(silvaco)를 사용하여 비교했다. Gate와 채널 사이에 증착된 oxide가 유전분극에 의해 AlGaN 층의 전계의 변화를 초래하여 문 턱전압이 변함을 알 수 있었고 SiO₂와 Al₂O₃를 gate oxide 로 이용하여 유전상수 차이로 인한 문턱전압 변화를 확인 했다. 결과적으로 gate oxide의 두께와 종류에 따라 문턱 전압 제어 및 누설전류를 감소시켰으며, 이러한 결과를 device simulator(silvaco) 데이터와 비교하여 실험과 simulation에서 유사한 결과를 얻을 수 있는 device model을 완성했다. 본 연구에서 얻은 결과는 향후 AlGaN/GaN 전력반도체 소자 설계 및 제작 시 원하는 문 턱전압과 안정성을 가질 수 있는 device parameter에 대 해 유용한 정보를 제시한다.

참고문헌

[1] <u>U.K. Mishra</u>, "AlGaN/GaN HEMTs-an overview of device operation and applications", <u>Proceedings of the IEEE</u> (Volume: 90, <u>Issue: 6</u>, June 2002)

[2] Joseph J, "Normally-OFF Al2O3 /AlGaN/GaN MOS-HEMT on 8 in. Si with Low Leakage Current and

High Breakdown Voltage (825 V)", Applied Physics Express 7, 041003 (2014)

[3] Yuhao Zhang, "Threshold voltage control by gate oxide thickness in fluorinated GaN metal-oxidesemiconductor high-electron-mobility transistors", Applied Physics Letters 103, 033524 (2013)

This work was supported by the Technology Innovation Program (RS-2022-00154905) funded By the Ministry of Trade, Industry & Energy (MOTIE, Korea) and National R&D Program through the National Research Foundation of Korea(NRF) funded by Ministry of Science and ICT(2022M3I8A1077243).