

Active Power Decoupling을 갖는 스위칭 셀 전류형 인버터

김정훈, 차헌녕
경북대학교

Switching-Cell Current Source Inverter with Active Power Decoupling

Jeonghun Kim, Honnyong Cha
Kyungpook National University

ABSTRACT

본 논문에서는 Active Power Decoupling을 갖는 단상 스위칭 셀 전류형 인버터를 제안한다. 제안한 인버터는 계통 주파수처럼 낮은 주파수의 2배에 해당하는 전력 리플을 완화하여 DC 인덕터의 크기를 줄이고 전력 밀도를 증가시킨다. 또한, 회로가 단락 또는 개방에 강인한 구조를 지니고 있으므로 오버랩 타임을 줄여 좋은 품질의 출력 파형을 얻는다.

1. 서 론

전해커패시터가 없고 단락 및 승압 기능을 가지는 전류형 인버터는 스마트 마이크로그리드나 태양광 발전 시스템 등 다양한 응용 분야에 널리 사용된다. 단상 전류형 인버터에서 해결해야 할 주요 기술 문제 중 하나는 전력 리플 문제로, 계통 주파수처럼 낮은 주파수의 2배에 해당하는 전력 리플이 DC 단에 발생한다^[1]. 전력 리플은 전체 시스템의 성능을 저하시키므로 이를 해결하기 위해 일반적으로 값이 매우 큰 DC 인덕터를 사용하거나 LC 공진 필터를 사용한다. 하지만 저주파수의 리플 성분을 감쇄하기 위한 인덕터는 부피가 매우 크고 무거워서 비용이나 실용성 측면에서 효율적이지 않다. 본 논문에서는 Active Power Decoupling(APD)을 통해 전력 리플 문제를 해결하고 값이 작은 DC 인덕터를 사용하는 단상 스위칭 셀 전류형 인버터를 제안한다.

2. 본 론

2.1 제안하는 전류형 인버터

그림 1은 제안한 전류형 인버터를 나타낸다. 기존의 스위칭 셀 전류형 인버터에서 스위칭 소자와 다이오드가 각각 1개씩 추가되어, 하나의 암은 3개의 스위칭 소자와 2개의 다이오드로 구성되고 다른 암은 2개의 스위칭 소자와 3개의 다이오드로 구성된다. 커패시터 C_1 과 C_2 는 스위칭 셀 커패시터로, 각각 S_1, S_3 와 S_2, S_4 가 오프(OFF) 시 인덕터 전류의 경로를 제공한다. C_d 는 APD를 위한 커패시터이다. C_1, C_2 처럼 스위칭 셀 커패시터의 역할뿐만 아니라 발생하는 전력 리플 성분을 APD를 통해 보상한다^[1]. 제안한 인버터는 스위칭 셀 구조와 커패시터를 통해 암의 단락(arm-short)과 개방(arm-open)이 모두 가능하므로 오버랩 타임이 필요하지 않다.




그림 1 제안한 단상 전류형 인버터
Fig. 1 Proposed single-phase current-source inverter




그림 2 제안한 인버터 게이트 신호 (a) PWM 방법 (b) Mode 1 (c) Mode 2 (d) Mode 3 ($|d_1| > |d_2|$) (e) Mode 3 ($|d_1| < |d_2|$) (f) Mode 4
Fig. 2 Gate signals of the proposed inverter (a) PWM strategy (b) 모드 1 (c) 모드 2 (d) 모드 3 ($|d_1| > |d_2|$) (e) 모드 3 ($|d_1| < |d_2|$) (f) 모드 4




그림 3 시뮬레이션 결과
Fig. 3 Simulation results

표 1 시제품의 전기적 사양

Table 1 Electrical specifications of the prototype converter

Output Power (P_o)	500 [W]
Input Voltage (v_{in})	100 [V]
Output Voltage (v_o)	220 [V_{rms}], 60 [Hz]
Switching Frequency (f_s)	50 [kHz]
Switches ($S_1 - S_3, S_5$) (S_4)	IPW60R040C7 MSC060SMA070B
Diodes ($D_1, D_3 - D_5$) (D_2)	RHRG3060 MSC010SDA070B
Inductor (L_{in})	500 [μH]
Capacitors ($C_o / C_1, C_2$) (C_d)	2 [μF], 0.15 [μF] 80 [μF]

그림 2는 제안한 인버터의 게이트 신호를 나타낸다. 전력 리플 성분은 APD를 통해 C_d 에 의해 보상되며, 기준파 신호 d_1 과 d_2 는 각각 인버터의 출력 전류(i_o)와 i_{C_d} 와 관련된다.

2.2 시뮬레이션 결과

제안하는 인버터의 동작을 확인하기 위해 SIMPLIS를 이용하였으며, 그림 3은 SIMPLIS 시뮬레이션 결과를 나타낸다.

2.3 실험 결과


본 논문에서는 표 1에 표기한 사양에 맞춰 시제품을 제작하여 제안한 회로의 성능을 검증하였다. 그림 4는 실험 파형을 나타낸다. 그림 4(a)는 출력 전압, 커패시터 C_d 전압, 입력 전류, 그림 4(b)는 커패시터 C_1, C_2 전압, 그림 4(c) 및 4(d)는 스위치 $S_1 - S_5$ 의 드레인-소스 전압을 나타낸다.

3. 결 론


본 논문에서는 새로운 단상 전류형 인버터를 제안하였다. 제안한 인버터의 특징은 다음과 같다.

1. Active Power Decoupling을 통해 값이 작은 DC 인덕터를 사용한다.
2. 암의 단락 또는 개방에 강인한 구조를 지닌다.
3. 오버랩 타임이 필요하지 않아 출력 파형의 품질이 좋다.


이 성과는 정부(과학기술정보통신부)의 재원으로 한국연구재단의 지원을 받아 수행된 연구임.
(NRF-2021R1A2C2007879)




(a)



(b)



(c)



(d)

그림 4 실험파형 (a) 출력 전압, 커패시터 C_d 전압, 입력 전류 (b) 커패시터 C_1, C_2 전압 (c) 스위치 S_3, S_4 드레인-소스 전압 (d) 스위치 S_1, S_2, S_5 드레인-소스 전압

Fig. 4 Experimental waveforms (a) Output voltage, voltage of capacitor C_d , and input current (b) Voltages of capacitors C_1, C_2 (c) Drain to source voltages of switches S_3, S_4 (d) Drain to source voltages of switches S_1, S_2, S_5

참 고 문 헌

- [1] Y. Sun, Y. Liu, M. Su, W. Xiong and J. Yang, "Review of Active Power Decoupling Topologies in Single-Phase Systems," *IEEE Trans. Power Electron.*, vol. 31, no. 7, pp. 4778-4794, July 2016.